entwickelt von Ronald Daleske

Startseite

Impressum

z-meic = (z)80 - (m)odular (e)rweiterbare e(i)nplatinen (c)omputer

Beschreibung der Arbeitsweise der Firmware (inklusive CP/M)

Die Firmware des z-meic wird durch das Pascal-Programm "z-meic.PAS" mit Hilfe des RONPAS-Compilers generiert.

Die Z80-CPU verbleibt nach dem Start zunächst im Ruhezustand (keine Taktversorgung), da zu diesem Zeitpunkt noch kein Programmcode für die Z80-CPU geladen wurde.

Nach dem die Firmware des ATMEGA 32A den Z80-Urloader mit dem CP/M-BIOS aus dem PASCAL-Array (MEIC_TXT.INC) in den SRAM geladen hat (auf die Adresse 0000H), übernimmt die Z80-CPU den Master-Betrieb (zwischen den beiden Rechnersystemen). Der Microcontroller ATMEGA 32A fungiert als Taktgenetators für die Z80-CPU sowie nach Bedarf auch als Z80 I/O (Ein- und Ausgabeeinheit). Siehe dazu 7.2.1. Master-Slave-Betrieb des Mikrocontrollers ATMEGA32A.

1. Master-Slave-Betrieb des Mikrocontrollers ATMEGA32A

Die Firmware des z-meic hat zwei grundsätzlich unterschiedliche Betriebsarten für den Mikrocontroller ATMEGA 32A (und damit auch für die Z80-CPU).

1.1. Master-Betrieb

Der Start des z-meic erfolgt durch Starten des ATMEGA32A nach dem Anlegen der Spannung (Power on RESET) oder nach dem Drücken des "RESET-Buttons" . Der ATMEGA32A ist nach dem Start der Master-Controller. Die Z80 CPU erhält vom ATMEGA32A noch keine Taktsignale und ist derzeit inaktiv.

Die ersten Aktivitäten des ATMEGA32A nach dem Start sind:

• Initialisierung des ATMEGA32A und der hardwarenahen Softwareroutinen (Zeilen 294 bis 315)
• Laden des Z80-Bios durch "Z80_RESET_und_URLOAD" (Zeilen 327) - ausführliche Beschreibung siehe "7.2.2. Beschreibung des SRAM-Loaders"

Es folgen diverse Initialisierungs- und Abfrageroutinen für die Hardware zum Betrieb des z-meic (bis zur Zeile 433).

1.2. Slave-Betrieb

Nach dem Übergang in die Endlosschleife (Zeilen 439 bis 450) für den Takt des Z80 geht der ATMEGA 32A vom Master- in den Slave-Betrieb über. Das bedeutet, dass der ATMEGA 32A nicht mehr direkt Routinen abarbeitet.

Inzwischen ist der SRAM ab Adresse 0000H mit dem Boot-Code gefüllt, die Z80-CPU ist zurückgesetzt (RESET) und die Z80-CPU beginnt (angetrieben durch die Taktgenerierung) mit der Abarbeitung des Boot-Codes.

Endlosschleife fuer Takterzeugung aus dem Quelltext des z-meic

die gleiche Endlosschleife fuer Takterzeugung in ATMEGA-Assembler (übersetzt durch den RONPAS-Compiler)

Die Takterzeugung für den Z80 und das CP/M erfolgt bei anderen Systemen mit einem festen Takt aus einem Quarzgenerator oder einem Takt generiert über den Timer des ATMEGA (so auch bei allen Versionen von Z80-MBC und Z80-MBC2). Für die Reaktion auf eine IO-Operation (Z80 IN und OUT-Befehl) wird dann eine spezielle Hardwarelösung benötigt.

Beim z-meic wird die Hardwarelösung eingespart und der Takt in einer kleinen Assemblerschleife erzeugt.

Berechnung der Taktfrequenz für die Z80 CPU: 14,7 MHz / 9 Takte = 1,6 MHz

Unterbrechung der Takterzeugung bei einem I/O-Befehl (IN oder OUT)

Nach jeder steigenden Flanke des Taktes für die Z80-CPU wird die IORQ-Leitung abgefragt (Zeile 444 in "z-meic.PAS") und bei deren Aktivierung (IORQ=LOW) verzweigt die Assemblerroutine zur RONPAS-Prozedur "AUSWERTEN_IORQ". Nun erwacht der ATMEGA 32A aus seinem Dornröschenschlaf und arbeitet die I/O-Anforderung ab.

Danach wird die Endlosschleife wieder fortgesetzt, bis die nächste I/O-Anforderung erkannt wird.

2. Beschreibung des SRAM-Loaders

In vielen klassischen CP/M-Computern wird der Befehlscode für den Z80 Prozessor in einen EPROM gebrannt. Nach dem Start der Z80-Prozessors wird dieser dann nach dem RESET ab Adresse 0000H abgearbeitet. Oft wird der adressierbare Speicherbereich in 2 Teile unterteilt. Im unteren Teil wird der EPROM aressiert und im oberen Bereich (z.B. ab Adresse 8000H) wird der RAM adressiert. So kann der Stardcode (BOOT-Loader) einfach vom EPROM in den RAM kopiert werden. Danach wird der EPROM ausgeblendet und der gesamte Speicherbereich kann nun als SRAM genutzt werden.

So weit, so gut. Aber die Neuprogrammierung eines EPROMs ist recht aufwendig. Er muss aus der Fassung genommen werden, mit UV-Licht gelöscht werden (dauert etwa 20 Minuten) und anschließend wieder mit einem speziellem EPROM-Programmer neu programmiert weden.

Bein z-meic werden Daten mit einem kleinen "Trick" vom ATMEGA 32A an eine beliebiger Stelle in den SRAM geladen. Dazu wird die Z80-CPU als Adressgenerator "missbraucht", ohne das diese ein besonderes Programm abarbeiten muss.

Die Grundidee dieses Verfahrens wurde vom "Mini80 Overview":

Mini80 Overview

übernommen.

Der Z80-Prozessor hat einen interessanten Befehl den NOP (No OPeration). Dieser Befehl hat den Befehlscode 00H und macht eben nichts. Es werden keine Register verändert. Nach dem Befehl wird der Befehlszähler um ein Bit erhöht und der Z80-Prozessor lädt den nächsten Befehl. Wenn der nächste Befehl wieder ein NOP-Befehl ist, dann läuft der Adresszähler (und die Adressleitungen) von 0000H nach dem RESET solange bis FFFFH weier, oder man ihn vorher unterbricht.

Bild 7.2.2b: Befehlscodelesezyklus (M1-Zyklus) des Z80-Prozessors

Mit diesem Trick fungiert der Z80-Prozessor als Adressgenerator. Der Ablauf ist im Bild 2b dargestellt und läuft so ab:

• Aktivieren der RESET-Leitung des Z80-Prozessors durch setzen auf Low-Pegel.
• Senden einiger Takte, damit der Z80-Prozessor intern das RESET abarbeiten kann.
• Die Steuersignale "/RD" und "/WR" des Z80-Prozessors werden durch den Baustein 74HC244 mit der Steuerleitung "/RAM_SW" des ATMEGA32A für den SRAM ausgeblendet.
• Der ATMEGA32A überwacht aber über die Leitungen "/Z80_RD" und "/Z80_WR" die Steuersignale "/RD" und "/WR" des Z80-Prozessors.
• Nun wird die RESET-Leitung des Z80-Prozessors wieder deaktiviert (auf High-Pegel gesetzt) und es werden nacheinander Taktsignale vom ATMEGA32A Anschluß Z80_CLK an den Z80-Prozessor gesendet, bis dieser den ersten Befehl ab der aktuellen Adresse des Programmzählers (0000H) lesen möchte.
• Die Adresse 0000H liegt mun sauber auf dem Adressbus und die Datenleitungen des Z80-Prozessors sind auf Eingang geschaltet (es soll ja eigentlich ein Byte gelesen werden), siehe dazu den Markierung A im Bild 2b.
• Jetzt kann der ATMEGA32A über seine Datenleitungen D0..D7 auf den Adressbus das erste Byte für den SRAM bereitstellen.

• Dieses Byte wird aus dem CONST-Array "MEIC_ARR" in der INCLUDE-Datei "MEIC_TXT.INC" gelesen. Konkret ist es F3H (auf Adresse 0000H im Array).
• Mit der Aktivierung der "/WE"-Leitung über die Leitung "/RAM_WE" des ATMEGA32A (kurz auf Low und dann wieder auf High) wird dieses erste Byte F3H in den SRAM geschrieben.
• Es werden anschliessend so lange Takte generiert, bis der Z80-Prozessor das /RD-Signal auf High-Pegel legt (Markierung B im Bild 7.2.2b).
• Es werden weitere Takte generiert und der Z80-Prozessor arbeitet den NOP-Befehl weiter ab (senden eines REFRESH-Bytes für ein eventuell angeschlossenen DRAM), verändert dabei aber keine Register.
• Damit ist dieser Befehlszyklus abgeschlossen.
• Werden nun weiter Takte generiert, beginnt der Z80-Prozessor den nächsten Befehlsholezyklus.
• Dies wird so lange fortgesetzt, bis das CONST-Array "MEIC_ARR" mit der Länge Laenge_MEIC_Array in den SRAM geschrieben wurde.

Nach dem Beschreiben des SRAMs aus dem CONST-Array "MEIC_ARR" kann die Steuerleitung "/RAM_SW" des ATMEGA32A den Baustein 74HC244 wieder deaktivieren (die Steuersignale "/RD" und "/WR" des Z80-Prozessors werden wieder an den SRAM geleitet).

Dieser hier beschriebene Ablauf wird durch die Prozedur "lade_meic_Array_in_RAM" in der INCLUDE-Datei "SRAM.INC" realisiert.

3. Starten des CP/M durch den BOOT-Loader (Kaltstart)

Während der Initialisierungsphase wird die Prozedur "Z80_RESET_und_URLOAD" in der INCLUDE-Datei "Z80.INC" aufgerufen.

In dieser Prozedur wird die Z80-CPU zurückgesetzt (RESET) und es wird die Prozedur "lade_meic_Array_in_RAM" in der INCLUDE-Datei "SRAM.INC" aufgerufen.

Unter "2. Beschreibung des SRAM-Loaders" wurde beschrieben, wie der die Prozedur "lade_meic_Array_in_RAM" den Z80-BOOT-Loader Code aus dem CONST-Array "MEIC_ARR" in der INCLUDE-Datei "MEIC_TXT.INC" in den SRAM lädt.

Damit ist folgender Grundzustand vorhanden:

• Die Z80-CPU ist zurückgesetzt und bereit zum lesen des Codes ab Adresse 0000H.
• Der SRAM ist mit dem Boot-Loader und dem CP/M-BIOS (aus dem CONST-Array "MEIC_ARR" ab Adresse 0000H beschrieben.

Nach der Übergabe des Hauptprogramms an die Endlosschleife für die Takterzeugung der Z80-CPU (siehe 1.2. Slave-Betrieb) wird der Urloader gestartet.

Der Urloader kopiert den BIOS-Code (er liegt zu diesem Zeitpunkt kurz hinter dem Urloader) in den SRAM-Bereich ab Adresse F000H und startet anschliessend das BIOS (genauer das Cold-BIOS - CBIOS) durch Sprung auf die Adresse F000H.

4. Lade des BDOS und des CCP in den SRAM

Das BDOS und das CCP werden nicht direkt von der Firmware des ATMEGA32A aus kopiert.

Vielmehr werden im BIOS des CP/M die beiden Z80-Unterprogramme "COPY_BDOS_TO_RAM" und "COPY_CCP_TO_RAM" aufgerufen.

Das Z80-Unterprogramm "COPY_BDOS_TO_RAM" in der Z80-INCLUDE-Datei "MEICIORQ.INC" lädt das HL-Register mit der Adresse an die das BDOS kopiert werden soll ("BDOSBASE EQU 0E200H"). Das A-Register wird mit dem Code für "IORQ_BDOS2RAM" geladen ("IORQ_BDOS2RAM EQU 11") und an die Adress-Konstante "AUSGANG" ("AUSGANG EQU 0") ausgegeben.

Hinweis: Für alle IN und OUT Operationen wird das Adressbyte "AUSGANG" genutzt, das aber im RONPAS-Compiler nicht weiter ausgewertet wird, da es nur diese eine Adresse gibt. Wichtig ist nur der IN- oder OUT-befehl, der den IORQ-Ausgang aktiviert.

Nach dem Befehl "OUT (AUSGANG),A" erkennt die Endlosschleife für die Takterzeugung die Aktivierung des IORQ-Ausganges (wurde auf Low gesetzt) und ruft dadurch die Prozedur "AUSWERTEN_IORQ" in der Include-Datei "CPM_IO.INC" (unten) auf.

Dort wird die Prozedur "START_BDOS2RAM" in der Include-Datei "CPM_IO.INC" aufgerufen.

Das kopieren kann aber noch nicht beginnen, da der Programmzähler (PC) des Z80 beim Befehl "OUT (AUSGANG),A" angehalten wurde.

Daher müssen in der Prozedur "START_BDOS2RAM" solange Takte generiert werden, bis der Befehl "JP (HL)" abgearbeitet ist.

Nach der Abarbeitung des Befehls "JP (HL)" steht der Programmzähler (PC) des Z80 auf der Adress-Konstante "BDOSBASE" (EQU 0E200H). Jetzt kann das Kopieren der Daten aus dem CONST-Array "BDOS_ARR" (mit der Länge: "Laenge_BDOS_Array") in den RAM beginnen.

Dabei wird prinzipiell der gleiche Ablauf wie unter 7.2.2. Beschreibung des SRAM-Loaders beschrieben genutzt:

• Die Adresse E200H liegt auf dem Adressbus und die Datenleitungen des Z80-Prozessors sind auf Eingang geschaltet (es soll ja eigentlich ein Byte gelesen werden), siehe dazu den Markierung A im Bild 7.2.2b.
• Jetzt kann der ATMEGA32A über seine Datenleitungen D0..D7 auf den Adressbus das erste Byte für den SRAM bereitstellen.

• Dieses Byte wird aus dem CONST-Array "BDOS_ARR" in der INCLUDE-Datei "BDOS_TXT.INC" gelesen. Konkret ist es 00H (auf Adresse 0000H im Array).

• Mit der Aktivierung der "/WE"-Leitung über die Leitung "/RAM_WE" des ATMEGA32A (kurz auf Low und dann wieder auf High) wird dieses erste Byte 00H in den SRAM geschrieben.

• Es werden anschliessend so lange Takte generiert, bis der Z80-Prozessor das /RD-Signal auf High-Pegel legt (Markierung B im Bild 7.2.2b).

• Es werden weitere Takte generiert und der Z80-Prozessor arbeitet den NOP-Befehl weiter ab (senden eines REFRESH-Bytes für ein eventuell angeschlossenen DRAM), verändert dabei aber keine Register.

• Damit ist dieser Befehlszyklus abgeschlossen.

• Werden nun weiter Takte generiert, beginnt der Z80-Prozessor den nächsten Befehlsholezyklus.

• Dies wird so lange fortgesetzt, bis das CONST-Array "BDOS_ARR" mit der Länge Laenge_BDOS_Array in den SRAM geschrieben wurde.

Was passiert aber nachdem der SRAM mit dem BDOS beschrieben ist? Der Programmzähler (PC) steht nun auf der Adresse "BDOSBASE + Laenge_BDOS_Array = EFFFH". Würde der Z80 hier weitermachen, würde ab der nächsten Adresse das BIOS mit den CBIOS aufgerufen werden. Das soll aber nicht so sein. Daher wird nach dem Kopieren des BDOS in der Prozedur "START_BDOS2RAM" der Befehl "RET" (C9H) an die Z80-CPU gesendet.

Dieser Befehl lädt den Programmzähler (PC) mit dem abgespeicherten Wert auf dem Stack. Hier wurde zuletzt die Rücksprungadresse beim Aufruf der Prozedur "CALL COPY_BDOS_TO_RAM" im BIOS des CP/M abgelegt. Und genau dort soll die Abarbeitung des Codes weitergeführt werden.

Das CCP wird auf die gleiche Art wie das BDOS kopiert. Es werden nur die entsprechenden CCP-Routinen aufgerufen, die das CCP auf die Adresse DA00H kopieren.

5. Beschreibung der Schnittstellen zwischen dem ATMEGA32A (RONPAS-Compiler) und der Z80-CPU (BIOS in Z80-Assembler)

5.1. Wie kommunizieren der ATMEGA32A und der Z80 miteinander?

Im letzten Abschnitt wurde das schon am Beispiel des Kopierens des BDOS in den SRAM beschrieben.

Das Prinzip soll in diesem Abschnitt noch einmal an einem einfachen Beispiel beschrieben werden.

Wie unter "1.2. Slave-Betrieb" beschrieben fungiert der ATMEGA32A als komfortable Ein- und Ausgabeeinheit (I/O).

Diese Ein- und Ausgabeeinheit wird demzufolge auch mit den dafür vorgesehenen IO-Befehlen des Z80 "IN" und "OUT" angesprochen.

Werden diese Befehle vom Z80-Assembler aufgerufen werden dabei einer der folgenden Parameter an den RONPAS-Compiler übergeben:

IORQ-Befehlscodetabelle im Z80-Assembler

IORQ-Befehlscodetabelle im RONPAS-Compiler

5.2. Beispiel für die Nutzung des OUT-Befehls mit einem IORQ-Befehlscode

Wird der Assembler-Befehl "OUT (AUSGANG),A" von der Z80-CPU ausgeführt, wird dazu die IORQ-Leitung aktiviert (auf LOW gesetzt) und der Inhalt des "Register A" auf den Datenbus gelegt. Innerhalb der unter "7.2.1.2. Slave-Betrieb" beschriebenen Taktschleife wird die IORQ-Leitung nach jeder steigenden Flanke des Taktes abgefragt. Ist die IORQ-Leitung auf LOW, so wird die RONPAS-Prozedur "AUSWERTEN_IORQ" aufgerufen. Innerhalb der Prozedur "AUSWERTEN_IORQ" (in der Include-Datei "CPM_IO.INC") wird der IORQ-Befehlscode vom Datenbus gelesen (siehe IORQ-Befehlscodetabelle) und auf die entsprechenden Ausführungsprozeduren verzweigt.

In diesem Beispiel verzweigt der IORQ-Befehlscode "IORQ_CONOUT" auf die Prozedur "CONOUT_to_Device" (aus der Include-Datei "CPM_IO.INC").

Wichtiger Hinweis: Damit ist die Abarbeitung des OUT-Befehls mit dem IORQ-Befehlscode "IORQ_CONOUT" noch nicht beendet! Innerhalb der BIOS-Funktion "CONOUT" muss noch das auszugebende Zeichen an das CONOUT-Gerät weitergegeben werden.

Dazu muss nach dem Einleitungsbefehl:

Das erfolgt in der Prozedur "CONOUT_to_Device" mit der Prozedur "Z80_CONOUT" (aus der Include-Datei "Z80.INC").

Hier wird auf das nächste Zeichen (das durch das CP/M-BIOS über eine OUT-Befehl an die IO-Einheit gesendete wird) gewartet.

Nach der Abarbeitung aller Prozeduren wird mit der Taktgenerierung innerhalb der Endlosschleife fuer Takterzeugung weitergearbeitet (siehe "7.2.1.2. Slave-Betrieb").

6. Erläuterungen zum CP/M-BIOS

Das CP/M-BIOS des z-meic ist bewußt minimal gehalten. Der größte Teil der Aufgaben wurde an den Microcontroller ATMEGA32A übergeben oder noch weiter an die ITP3-Module.

6.1. Laufwerksverwaltung

Startseite

Impressum